{"id":1553,"date":"2021-03-16T18:10:07","date_gmt":"2021-03-16T18:10:07","guid":{"rendered":"https:\/\/www.ufrgs.br\/emicro\/?page_id=1553"},"modified":"2021-04-23T13:49:00","modified_gmt":"2021-04-23T13:49:00","slug":"fabiobenevenuti","status":"publish","type":"page","link":"https:\/\/www.ufrgs.br\/emicro\/fabiobenevenuti\/","title":{"rendered":"Fabio Benevenuti"},"content":{"rendered":"\t\t
\n\t\t\t\t\t\t\t
\n\t\t\t\t\t\t\t
\n\t\t\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t
\n\t\t\t\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t
<\/div>\n\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Fabio Benevenuti<\/h1>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

UFRGS \u2013 PGMICRO<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t
<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Redes Neurais Convolucionais Embarcadas em FPGA<\/h1>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t

Resumo:
<\/b>Em muitas aplica\u00e7\u00f5es atuais de redes convolucionais e deep learning, podemos dividir o ciclo de vida da rede neural em duas etapas. A etapa de treino (aprendizado) \u00e9 tipicamente executada em laborat\u00f3rios ou datacenters equipados com GPUs ou CPUs multi- e manycores. Nosso foco est\u00e1 na segunda etapa, de infer\u00eancia, quando a rede neural j\u00e1 treinada \u00e9 colocada em campo em condi\u00e7\u00f5es restritas, trazendo \u00e0 tona desafios como capacidade computacional em dispositivos embarcados, consumo de energia e toler\u00e2ncia a falhas em aplica\u00e7\u00f5es t\u00e1ticas ou cr\u00edticas de seguran\u00e7a, por exemplo a bordo de aeronaves, sat\u00e9lites ou mesmo nos sistemas de assist\u00eancia ao motorista (ADAS) dos autom\u00f3veis urbanos.<\/span><\/p>

Dispositivos program\u00e1veis como FPGAs permitem implementa\u00e7\u00f5es otimizadas para os n\u00edveis de consumo e toler\u00e2ncia a falhas exigidos pela aplica\u00e7\u00e3o embarcada, aliadas \u00e0 flexibilidade e manutenibilidade (upgrade) necess\u00e1rias para permitir que as aplica\u00e7\u00f5es de machine learning evolvam ao longo do tempo. Alguns cen\u00e1rios de implementa\u00e7\u00e3o em FPGA s\u00e3o discutidos, como o uso de processadores softcore VLIW e RISC-V, GPUs softcore e engines dedicados obtidos por high level synthesis (HLS).<\/p>

S\u00e3o discutidos dois estudos de caso constru\u00eddos sobre conjuntos de dados abertos, para classifica\u00e7\u00e3o de imagens de sat\u00e9lite e para classifica\u00e7\u00e3o de imagens de placas de tr\u00e2nsito.\u00a0<\/p><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t
Biografia:<\/span>

Fabio Benevenuti \u00e9 bacharel em Ci\u00eancia da Computa\u00e7\u00e3o pela Universidade Regional de Blumenau (FURB, 1994) e Mestre em Engenharia El\u00e9trica pela Universidade Federal de Santa Catarina (UFSC, 2001). Atualmente \u00e9 aluno de doutorado no Programa de P\u00f3s-Gradua\u00e7\u00e3o em Microeletr\u00f4nica (PGMICRO) da Universidade Federal do Rio Grande do Sul (UFRGS) na \u00e1rea de toler\u00e2ncia a falhas e confiabilidade. Na sua atua\u00e7\u00e3o profissional como Pesquisador, participou de projetos nas \u00e1reas de reconhecimento de fala, interatividade e biometria por voz, navega\u00e7\u00e3o inercial, correlacionadores para localiza\u00e7\u00e3o por sat\u00e9lite (GPS) e identifica\u00e7\u00e3o por radiofrequ\u00eancia (RFID). Como membro da equipe do PGMICRO-UFRGS, participou do desenvolvimento do payload INPE-SMDH\/UFSM-UFRGS para a miss\u00e3o NanoSatC-BR2 coordenada pelo INPE. \u00c9 membro da Association for Computing Machinery (ACM).<\/p><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\tRetornar ao Programa<\/span>\n\t\t<\/span>\n\t\t\t\t\t<\/a>\n\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t
<\/div>\n\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t<\/div>\n\t\t\t\t\t\t\t<\/div>\n\t\t<\/section>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t","protected":false},"excerpt":{"rendered":"

Fabio Benevenuti UFRGS \u2013 PGMICRO Redes Neurais Convolucionais Embarcadas em FPGA Resumo:Em muitas aplica\u00e7\u00f5es atuais de redes convolucionais e deep learning, podemos dividir o ciclo de vida da rede neural em duas etapas. A etapa de treino (aprendizado) \u00e9 tipicamente executada em laborat\u00f3rios ou datacenters equipados com GPUs ou CPUs multi- e manycores. Nosso foco …<\/p>\n

Fabio Benevenuti<\/span> Read More »<\/a><\/p>\n","protected":false},"author":1,"featured_media":0,"parent":0,"menu_order":0,"comment_status":"closed","ping_status":"closed","template":"","meta":{"footnotes":""},"_links":{"self":[{"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/pages\/1553"}],"collection":[{"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/comments?post=1553"}],"version-history":[{"count":10,"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/pages\/1553\/revisions"}],"predecessor-version":[{"id":1987,"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/pages\/1553\/revisions\/1987"}],"wp:attachment":[{"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/media?parent=1553"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}