{"id":1600,"date":"2021-03-16T19:27:01","date_gmt":"2021-03-16T19:27:01","guid":{"rendered":"https:\/\/www.ufrgs.br\/emicro\/?page_id=1600"},"modified":"2021-04-23T14:02:27","modified_gmt":"2021-04-23T14:02:27","slug":"joseluisguntzel%e2%80%8b","status":"publish","type":"page","link":"https:\/\/www.ufrgs.br\/emicro\/joseluisguntzel%e2%80%8b\/","title":{"rendered":"Jos\u00e9 Luis Guntzel\u200b"},"content":{"rendered":"\t\t
\n\t\t\t\t\t\t\t
\n\t\t\t\t\t\t\t
\n\t\t\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t
\n\t\t\t\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t
<\/div>\n\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Jos\u00e9 Luis Guntzel<\/h1>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

UFSC \u2013 PPGCC<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t

j.guntzel@ufsc.br<\/p><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Introdu\u00e7\u00e3o \u00e0 Automa\u00e7\u00e3o do Projeto de Chips (EDA)<\/h1>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t

Resumo:<\/b>
O projeto dos circuitos VLSI contempor\u00e2neos (chips), compostos por dezenas de processadores de prop\u00f3sito geral e processadores dedicados, e com bilh\u00f5es de transistores, exige o emprego de metodologias r\u00edgidas, baseadas no uso intensivo de ferramentas de EDA (Electronic Design Automation). Estas ferramentas, por sua vez, formam um fluxo de projeto que em geral, assume uma abordagem descendente, iniciando pela descri\u00e7\u00e3o de comportamento em n\u00edvel de sistema, seguindo pelo projeto arquitetural, projeto funcional, s\u00edntese l\u00f3gica, mapeamento tecnol\u00f3gico e finalizando pelo projeto f\u00edsico. Cada uma destas etapas recebe uma descri\u00e7\u00e3o em um dado n\u00edvel de abstra\u00e7\u00e3o e produz automaticamente uma nova descri\u00e7\u00e3o do sistema mediante a agrega\u00e7\u00e3o de detalhes funcionais e\/ou estruturais, de tal forma que a descri\u00e7\u00e3o final possa ser utilizada para fabricar o chip. Al\u00e9m disso, a descri\u00e7\u00e3o gerada em cada etapa precisa tamb\u00e9m precisa ser validada mediante o uso de t\u00e9cnicas de verifica\u00e7\u00e3o, antes que o se seguir adiante no fluxo de projeto. Este curso ir\u00e1 abordar os tipos de descri\u00e7\u00e3o utilizados e os processos de s\u00edntese e de verifica\u00e7\u00e3o realizados em cada etapa, bem como as ferramentas de EDA associadas. Tamb\u00e9m ser\u00e3o abordados os desafios para o desenvolvimento de ferramentas de EDA para o projeto dos chips nas tecnologias atuais e vindouras.
<\/p><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t

Biografia:
<\/b>Jos\u00e9 Lu\u00eds G\u00fcntzel \u00e9 Professor Titular do Departamento de Inform\u00e1tica e Estat\u00edstica (INE), no Centro Tecnol\u00f3gico (CTC) da Universidade Federal de Santa Catarina (UFSC). \u00c9 supervisor do N\u00facleo Interdepartamental de Microeletr\u00f4nica (NIME) da UFSC e membro do Laborat\u00f3rio de Computa\u00e7\u00e3o Embarcada (ECL) da UFSC. Possui gradua\u00e7\u00e3o em Engenharia El\u00e9trica (1990), mestrado (1993) e doutorado (2000) em Ci\u00eancia da Computa\u00e7\u00e3o pela Universidade Federal do Rio Grande do Sul (UFRGS). Em 1996 realizou est\u00e1gio (doutorado-sandu\u00edche) no Laboratoire dInformatique, de Robotique et de Micro-\u00e9lectronique de Montpellier (LIRMM), da Universit\u00e9 Montpellier 2, Montpellier, Fran\u00e7a. Entre 2017 e 2019 foi coordenador do Programa de P\u00f3s-Gradua\u00e7\u00e3o em Ci\u00eancia da Computa\u00e7\u00e3o (PPGCC) da UFSC. Entre 2002 e 2007, foi professor adjunto no Departamento de Inform\u00e1tica da Universidade Federal de Pelotas (UFPel). \u00c9 membro s\u00eanior do IEEE. \u00c9 membro da IEEE Circuits and Systems Society, da IEEE Computer Society (CS), da IEEE Signal Processing Society (SPS), do IEEE Council for Electronic Design Automation (CEDA), da Sociedade Brasileira de Computa\u00e7\u00e3o (SBC) e da Sociedade Brasileira de Microeletr\u00f4nica (SBMicro), da qual foi membro da diretoria na gest\u00e3o 2006-2008. Atualmente, \u00e9 o coordenador do IEEE Brazil CEDA Chapter, coordenador do Comit\u00ea Executivo (Steering Committee) do SBCCI (Symposium on Integrated Circuits and Systems Design) e membro do Comit\u00ea Gestor da Comiss\u00e3o Especial de Concep\u00e7\u00e3o de Circuitos e Sistemas Integrados da SBC. Tem experi\u00eancia nas \u00e1reas de Engenharia El\u00e9trica e Ci\u00eancia da Computa\u00e7\u00e3o, com \u00eanfase em Microeletr\u00f4nica, atuando principalmente nos seguintes temas: Electronic Design Automation (placement & routing, gate sizing, clock tree synthesis, timing analysis etc), arquiteturas VLSI para compress\u00e3o de v\u00eddeos de alta resolu\u00e7\u00e3o e projeto de sistemas em chip (SoCs) de alta efici\u00eancia energ\u00e9tica.<\/span><\/p><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\tRetornar ao Programa<\/span>\n\t\t<\/span>\n\t\t\t\t\t<\/a>\n\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t
<\/div>\n\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t<\/div>\n\t\t\t\t\t\t\t<\/div>\n\t\t<\/section>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t","protected":false},"excerpt":{"rendered":"

Jos\u00e9 Luis Guntzel UFSC \u2013 PPGCC j.guntzel@ufsc.br Introdu\u00e7\u00e3o \u00e0 Automa\u00e7\u00e3o do Projeto de Chips (EDA) Resumo:O projeto dos circuitos VLSI contempor\u00e2neos (chips), compostos por dezenas de processadores de prop\u00f3sito geral e processadores dedicados, e com bilh\u00f5es de transistores, exige o emprego de metodologias r\u00edgidas, baseadas no uso intensivo de ferramentas de EDA (Electronic Design Automation). …<\/p>\n

Jos\u00e9 Luis Guntzel\u200b<\/span> Read More »<\/a><\/p>\n","protected":false},"author":1,"featured_media":0,"parent":0,"menu_order":0,"comment_status":"closed","ping_status":"closed","template":"","meta":{"footnotes":""},"_links":{"self":[{"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/pages\/1600"}],"collection":[{"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/comments?post=1600"}],"version-history":[{"count":18,"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/pages\/1600\/revisions"}],"predecessor-version":[{"id":2002,"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/pages\/1600\/revisions\/2002"}],"wp:attachment":[{"href":"https:\/\/www.ufrgs.br\/emicro\/wp-json\/wp\/v2\/media?parent=1600"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}