Fernando Gehn Moraes

PUCRS – PPGCC, Porto Alegre (RS)

https://www.inf.pucrs.br/moraes
fernando.moraes@pucrs.br

Vulnerabilidades e segurança em sistemas manycore baseados em NoC

Resumo:
Sistemas computacionais modernos tendem a adotar arquiteturas paralelas usando dispositivos multiprocessados em chip baseados em NoC (MPSoCs – Multiprocessor Systems-on-chip). Há uma tendência na indústria de adotar MPSoCs porque as aplicações exigem um alto poder de processamento e interconectividade massiva. Entretanto, os MPSoCs são vulneráveis a ataques devido ao compartilhamento de recursos. O compartilhamento de recursos ocorre no nível computacional quando diferentes aplicativos compartilham o mesmo processador e no nível de comunicação, pois os dados de diferentes aplicativos compartilham a NoC. Portanto, o projeto do MPSoC requer técnicas de segurança para evitar possíveis ataques de intrusos. Invasores têm objetivos diferentes, como extrair informações confidenciais, comprometer a integridade dos dados e até danificar fisicamente o sistema. Ataques de software podem vir de aplicações infectadas ou do sistema operacional. Exemplos de ataques feitos a partir de software incluem, mas não se limitam, a vírus, trojans, worms, negação de serviço (DoS), extração de informações confidenciais, hijackinge e spyware. Ataques físicos também ocorrem em MPSoCs, como aqueles feitos por Hardware Trojans (HT). Ataques de memória também ocorrem em MPSoCs, como em sistemas que adotam software bare-metal sem mecanismos de proteção de memória.  Diversas técnicas surgiram com o objetivo de aumentar o nível de segurança dos MPSoCs. Exemplos de métodos usados no nível de hardware incluem zonas seguras, criptografia e firewalls. Essas técnicas frequentemente apresentam alto custo de silício e penalidades de desempenho. O objetivo desta palestra é apresentar vulnerabilidades de segurança no projeto de MPSoCs e apresentar um conjunto de mecanismos de segurança leves em contraponto à literatura existente. 

Biografia:

Fernando Gehm Moraes recebeu o título de Engenheiro Elétrico e Mestrado em Computação pela UFRGS, em 1987 e 1990, respectivamente. Em 1994 ele recebeu o título de Doutor em Microeletrônica pelo LIRMM, França. É Professor Titular na Escola Politécnica da PUCRS desde 1996. Atuou na Université de Montpellier como Professor Convidado em 1998, 1999, 2000, 2017 (1 a 3 meses cada período). Ele é autor e co-autor de 41 artigos de periódicos especializados na área de projeto VLSI, compreendendo o desenvolvimento de redes em chip (NoCs) e circuitos de telecomunicações. Um desses artigos, “HERMES: an Infrastructure for Low Area Overhead Packet-switching Networks on Chip”, é citado por mais de 750 outros artigos. Ele também é autor e co-autor de mais de 250 artigos em conferências nestes  tópicos. Orientou 30 mestres (sendo 4 em co-orientação) e 16 doutores (sendo 3 em co-orientação). No período de 2001-2006, foi coordenador do Curso de Engenharia da Computação da PUCRS. De 2008 a 2010 foi coordenador do Programa de Pós-Graduação em Ciência da Computação da PUCRS. Seus principais interesses de pesquisa incluem Microeletrônica, FPGAs, arquiteturas reconfiguráveis, segurança, NoCs e MPSoCs. Membro da SBC, SBMICRO e Membro Sênior do IEEE. É bolsista de produtividade 1B do CNPq.